Sistem Komputer: Perspektif Seorang Pemrogram (Edisi Global): Arsitektur Instruksi Y86-64

The Arsitektur Set Instruksi (ISA) berfungsi sebagai kontrak dasar antara perangkat lunak dan perangkat keras. Ia mendefinisikan status yang dapat dilihat oleh pemrogram serta operasi spesifik yang dieksekusi oleh prosesor. Arsitektur Y86-64 ISA adalah subset pendidikan dari x86-64, menyederhanakan desain CISC yang kompleks menjadi model yang lebih mudah dikelola sambil tetap mempertahankan hubungan prosedur yang intensif terhadap register.

1. Status yang Dapat Dilihat Pemrogram

Status ini mencakup File Register (RF) dengan 15 register, Kode Kondisi (CC) untuk kontrol aliran, serta Penghitung Program (PC), dan Kode Status (Stat) yang menunjukkan operasi normal (AOK), penghentian (HLT), atau kesalahan (ADR/INS).

2. Karakteristik CISC vs. RISC

Meskipun x86-64 adalah CISC klasik, Y86-64 cenderung menuju RISC dengan pengkodean berpanjang tetap dan arsitektur beban/simpan, di mana memori hanya bisa diakses melalui instruksi pindah tertentu seperti rmmovq rA, D(rB).

TERMINALbash — 80x24

> Ready. Click "Run" to execute.

QUESTION 1

Modify the sum function (Figure 4.6) to implement absSum using a conditional jump. Which approach is most architecturally sound for Y86-64?

Using jge to skip a subq instruction that negates the value.

Using a call to a separate absolute value function.

Using a memory-to-memory comparison.

Changing the status code to INS if the value is negative.

QUESTION 2

When implementing absSum with conditional move (cmovXX), how do we handle the sign inversion?

Subtract the value from zero in a temporary register, then cmovl the negative result back.

Use the iaddq instruction to flip the bits.

Y86-64 performs sign inversion automatically during mrmovq.

Conditional moves cannot be used for arithmetic logic.

QUESTION 3

What is the byte encoding for the sequence: irmovq $15, %rbx; rrmovq %rbx, %rcx? (Starting at 0x100)

0x100: 30 f3 0f 00 00 00 00 00 00 00; 0x10a: 20 31

0x100: 30 3f 0f 00; 0x104: 20 13

0x100: 60 31; 0x102: 30 f3

0x100: 70 00; 0x102: 20 31

QUESTION 4

Determine the HCL code for the control signal mem_write in a SEQ processor.

bool mem_write = icode in { IRMMOVQ, IPUSHQ, ICALL };

bool mem_write = icode in { IMRMOVQ, IPOPQ, IRET };

bool mem_write = (valE == valM);

bool mem_write = stat == AOK;

QUESTION 5

In the PIPE implementation, when should the signal E_bubble be set?

On mispredicted branches or load-use hazards.

Every time the PC is updated.

Only when the processor hits a HALT instruction.

When the Register File is being read.